中國科大高速VCO模數轉換器芯片實現2.5 GS/s采樣速率

　　【儀表網 研發快訊】近日，中國科學技術大學集成電路學院胡詣哲教授課題組在高速VCO-based ADC芯片研究中取得重要進展。團隊提出一種基于可復位環形壓控振蕩器的新型模數轉換器架構(R-RVCO-based ADC)，實現了最高2.5 GS/s采樣速率的高性能數據轉換，突破了相關架構在高速應用中的關鍵瓶頸。相關研究成果以“A 0.5–2.5-GS/s Resettable Ring-VCO-Based ADC Eliminating Quantization-Noise Shaping”為題，發表于集成電路領域國際著名期刊《IEEE Journal of Solid-State Circuits》(JSSC)。
 

　　隨著人工智能(AI)以及超高速無線、有線互聯技術的快速發展，面向GHz級帶寬信號處理的高速模數轉換器(ADC)需求日益迫切。與此同時，先進CMOS工藝正持續向低電壓、高集成度方向演進，傳統依賴模擬放大器的ADC架構在速度、功耗和工藝可擴展性等方面面臨嚴峻挑戰。因此，基于壓控振蕩器的模數轉換器(VCO-based ADC)憑借高度數字化、結構簡潔以及對先進工藝的良好適應性，正成為實現高性能數據轉換的重要技術方向。然而，其工作頻率長期難以突破GHz級瓶頸，成為制約該類架構進一步發展的關鍵問題。
 

　　針對傳統VCO-based ADC在奈奎斯特采樣條件下面臨的相位噪聲積分效應和量化噪聲受限問題，研究團隊從理論分析與架構設計兩個層面開展了系統研究。團隊建立了統一的行為級模型與噪聲分析框架，對多類VCO-based ADC進行了等效建模和噪聲推導，揭示了制約VCO-based ADC采樣速率提升的關鍵瓶頸。據此，團隊提出一種離散時間開環R-RVCO-based ADC結構，通過在VCO內部引入差分傳遞特性，無需額外微分器即可有效抑制相位噪聲積分效應，同時避免奈奎斯特帶內的量化噪聲整形，使信噪比提升約3dB。
 

　　此外，該架構無需數字差分模塊，進一步提高了系統對觸發器亞穩態的容忍度和整體魯棒性。在電路實現方面，團隊提出了自適應重置技術，實現了VCO重置電壓與振蕩擺幅的精確匹配；同時，在粗量化器和細量化器中分別引入動態開關緩沖結構與相位折疊技術，以提高相位提取效率并有效降低硬件開銷。該芯片基于22nm CMOS工藝實現，核心面積僅0.0022 mm?，支持500 MS/s至2.5 GS/s的采樣速率范圍。在2 GS/s采樣速率下，實測信噪失真比(SNDR)達到39.1 dB，Walden能效指標(FoM_W)低至31.3 fJ/conv.-step。
 

　　集成電路學院博士生魯濤為論文第一作者，胡詣哲為通訊作者。該研究工作得到了安徽省集成電路科學與技術重點實驗室的支持。